(54) INFORMATION REFERENCE

(11) Kokai No. 52-109349 (43) 9.13.

(21) Appl. No. 51-25871

(22) 3.10.1976


(71) HITACHI SEISAKUSHO K.K. (72) SHIGERU UCHIDA

(52) JPC: 97(7)J5;103D1

(51) Int. Cl². G06F15/40,G03B21/11

PURPOSE: To obtain the equipment easily operated by providing the mark equivalent to the each information partition to the information medium, by detecting this mark and by automatically alternating the magnifications of the photo system to eliminate the operations for the lens alternation unit.

constitution: The detection mark 10, equivalent to the standard, is provided to the information medium. To detect this mark 10, the reference equipment is composed of the source lamp 11, the condensing lens, the projection lens 14 equivalent to NMA standard, the projection lens 15 to COM standard, the lens alternating motor 16 directly connected to the lens holding plate B, the pulse motor 17 and the driving mechanism that drives the civro finish 30 directly connected to the motor vertically and horizontally. The feed pitch of the micro finish from this unit and the electronic circuit and the photo magnification are automatically set corresponding to the standard to alternate automatically corresponding to the size of the information partition, so that the information reference is operated.



(54) MEMORY DEVICE FOR ANALOG VOLTAGE

(11) Kokai No. 52-109350 (43) 9.13.1977 (21) Appl. No. 51-26509

(22) 3.10.1976

(71) MATSUSHITA DENKI SANGYO K.K.


(72) SHIYUNJI MINAMI

(52) JPC: 97(8)D1

(51) Int. Cl². G11C27/00

PURPOSE: To enable to memorize the quantity of analog in the positive and negative regions by using the circuit composed of the MOS-type FET, and the combination of the condenser and the high-insulator switch.

CONSTITUTION: The output terminal of the arithmetic amplifier A_1 is connected to lead relay RL that operates as a high insulator switch through the resistance R_1 and the another terminal to the gate of the MOS-type FETQ₂. The non-polarized condenser C is arranged between the gate of the FETQ₂ and the earth and the resistance R_{10} is between the source and the earth. The source follower voltage and the reference potential are supplied to each input of the differential amplifier A_2 and its output is connected to the inversion input of the amplifier A_2 , so that this circuit is constituted. This circuit memorizes by applying the signal Vi from non-inversion input of the amplifier A_1 to the output of the differential amplifier so as to obtain the greater output than the difference between the source follower output of the FETQ₂ and the reference potential regarding the amplification factor of the amplifier A_2 as more than 1. The high insulator switch of this circuit is composed of MOS-type FETQ₁.



(54) DIGITAL FILTER

(11) Kokai No. 52-109351 (43) 9.13.1977 (21) Appl. No. 51-25156

(22) 3.10.1976

(71) HITACHI SEISAKUSHO K.K. (72) HIROSHI KOSUGI


(52) JPC: 98(3)A32

(51) Int. Cl². H03H7/28

PURPOSE: To obtain the filter reduced the access time without the use of the multiplier by providing the filter function with the memory accessed and read and by simplifying the circuit and the central

read and by simplifying the circuit and the control.

CONSTITUTION: The equipment consists of the address AD₁ and AD₂, the delay circuits DL₁, DL₂ A, and DL₂ B, the auxiliary conversion circuit CMPL and the memory MEM. The memory MEN and the auxiliary conversion circuit are constituted so that the product of each factor multified one another is obtained. The data corresponding to the input data are stored in the address product each factor multified one another, in case of the supply of the positive numeric to the auxiliary conversion circuit CMPC, is stored in the data fields 1 to 4 and they, in case of the supply of the negative numeric, are converted into the numerics having the same absolute value and opposite sign of the numeric in the data 1 to 4. And the products corresponding to each address field are stored in another data fields. With the input supplied, this equipment searches for the address to read out the corresponding output.



(11 (22 (71 (52 (**51**

PU

CC

(54 (11 (22

(71

(52

(51 PU

CC

(5 (2 (7 (5 (5

C

19日本国特許庁

公開特許公報

10 特許出願公開

昭52—109351

(1) Int. Cl². H 03 H 7/28 識別記号

❷日本分類 98(3) A 32 庁内整理番号 7439-53 ❸公開 昭和52年(1977)9月13日

発明の数 1 審査請求 有

(全 6 頁)

ジデイジタル・フイルタ装置

②特

顧 昭51-25156

❷出

頭 昭51(1976)3月10日

@発明

者 小杉宏

横浜市戸塚区戸塚町216番地株

式会社日立製作所戸塚工場内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目5

番1号

個代 理 人 弁理士 薄田利幸

明 細 書

- 1 発明の名称 ディジタル・フィルタ装置
- 2. 袋許餅求の範囲

5 発明の詳細な説明

本発明はディジタル・フィルタに関するもの である。

ディジタル・フィルタの伝達関数は複葉演算 子 Z の関数 B(P) として扱わされる。とのディジ タル伝差関数月内を実現する回路構成としては 通常 2 次フィルタの概貌形が使用される。この 場合ディジタル伝差関数月のは次のように積の 形で表わされる。

$$H(Z) = \frac{m}{s} \quad H(s(Z))$$

$$Hi(Z) = \frac{Z^2 + bi_1}{Z^2 + ai_1} \frac{Z + bi_2}{Z + ai_2}$$

このようにディジタル・フィルタを 2 次セクションの維持接続で構成した場合、1 つの 2 次セクションは普通年 1 図のような回路で実現される。例 1 図は 1 - 1 の 2 次セクションの場合を示している。

数 1 図 に かいて D L 1、D L 2 は それ ぞれ 1 サンプリンク 周期 T の 遅れを出力 する 遅 紙 回路を、また A D 1、A D 2 に 加 算器を、 M P 1、A D 2、 M P 5、M P 4 は 乗 集 器 を示す。 乗 复 器 M P 1 は 入力 105 に 係 数 - a us を乗じた 様 を出力 105 として出し、 乗 算器 M P 5 は 入力 106 と して出す。また、 乗 算器 M P 5 は 入力 105 に 係 数 a us を 乗 じた 様 を 出力 107

として出し、乗箕器 MP 4 は入力 104 に係数 bix を乗じた様を出力 108 として出す。また、加無器 AD 1 は入力 101、105、106 を加算した和を出力 102 として出し、加質器 AD 2 は入力 102、107、108 を加算した和を出力 109 として送出する。また、運賃回路 DL 1 は入力 102 を常着し、1 サンブリンク周期 T 様に出力 105 として送出する。 選賃回路 BL 2 も入力 103 を書積し、1 サンブリンク周期 T 様に出力 104 として送出する。

以下第1回の.2 次セクションの動作を説明する。あるサンブリング時点に入力 101 が与えられる。また栄質器 MP1~MP4 は乗算を行ない、それぞれ出力 105~ 108 を送出する。また、加算器 AD1 は入力 101 と乗算結果の 105、 106の 5 つの数の加算を行ない和 102 を選出し、とれば加算器 AD2 に与えられるとともに選ば回路 DL1 に審視される。次に加算器 AD2 は 102と 107、 108 の加集を行ない、和 109 を出力端子 OUTに送出する。

の関係が成り立つ。

各サンプリング周期部に上配2コの関係により出力データy(nT)を求めることになる。

ところでデータ 101 ~ 109 はすべてあるビット数 N の 2 進数で扱わされる。また係数 - a ii 、 - a ie 、 b ii 、 b ie はビット数 K の 2 進数で扱わされる。またデータも係数も近の数だけでなく食の数となることもある。負数を 2 進法で表現するには通常 2 の補数コードが用いられる。

とれによれけ do d, d. dN-1 といり 2 遊粉は

 $d=-d_0+N_0^{-1}$ d_i 2-i $d_i=0$ $d_i=$

 $2^{-3}+2^{-4}+2^{-4}+2^{-4}$ a9375となり、100010 は $-1+2^{-4}=-a9375$ となる。すなわち $-1 \le d < 1$ であり、 d_0 は正負の符号を扱わすことがわかる。 特別昭52—10935 (22) そして次のサンプリンク劇期 T では入力 101 の個は前のサンプリンク剧期 T とは異なった値 となつて入力され、再び同様な動作を繰り返す。

この動作の時間関係を明確にするため数式的に扱わしてみる。サンプリング時点にTでの入力 101 、 102 、 109 の値をそれぞれ * $^$

データ 102 は入力データ 101 とデータ 105 、 106 の和であることから

$$w (nT) = x (nT) - a_{11} x (nT - T) - a_{12} w (nT - 2T)$$

の関係が成り立つ。

またデータ出力 109 はデータ 102 、 107 、108 の和であることから

このようにデータ 101 ~ 109 と係数 $-a_{ti}$ 、 $-a_{te}$ 、 b_{ti} 、 b_{te} は 2 の補数コードで扱わられている。

したがつて加算器 AD1、 AD2 は 2 の補数コードで影現された 2 造数の加質を行なつて和を 2 の補数コードで送出しなければならず、また、乗算器 MP1 ~ MP4 は 2 の補数コードで参現されたデータ入力と同じく 2 の補数コードで表現された係数の乗貨を行ない、その種を 2 の補数コードで送出しなければならない。

2の補数コードの性質により加質は2の補数コードの主き加算を行なえることが知られている。たとえば上記の例で 0.9575 + (- 0.9575)の資質は

で和がりとなる。

しかし乗算の場合は2の補数コードを一旦符号プラス絶対値の形に変換し、絶対値同志で乗算を行ないその機の絶対値に組の符号を付加す

A .

そしてとれをまた2の頻数コードに変換して 耐として送出する。

例として 0.9575 × (-0.777) の場合を考えて みる。入力データ 0.9375 は 6 ビットの 2 遊動で 表わすと前述のように 0.11110 となる、保数の ビット数 K も同じく 6 であるとすれば 100111 で扱わされる。

との2 数の受賞を行かりために各々を符号プラス絶対値に変称する。入力データは正数なので符号は D、絶対節は 11110 となる。係数は負数なので符号は 1、絶対値は 100111 の各ビットを反転して末尾に 1 を加賀することにより 011001 となる。絶対値同志の乗算は下配のように行なわれる。

のは両者とも直列に与える方式であるがこの場合には演算時間は(f.-1)(N-1) クロックの時間を必要とし、様めて長くなる。

とのように乗算は乗箕回路が複雑になり、複箕時間も長くかかる。ディジタル・フィルタは1つの金物で係数る変化させて複数のフィルタとして微能するいわゆる時か知過であるが、ではいるとはその時か知らないので制御回路も複雑になるという欠点がある。

本祭明の目的は上配従来の欠点をなくし、回路および制御が複雑で演算時間の長い乗算器を 用いないディジタル・フィルタ装置を掛件する ととにある。

本発明は、ディジタル・フィルタ内の乗算は データと係数という 2 数の球を求める動作であ り、加算器のように 5 つの入力の和を求めると 費の約対値もまた 5 ビットで表現されなければならないから上位 5 ビットをとつて 10111 となる。次に符号はデータが 0 、保敷が 1 と泣つているから彼は負数となり、彼の称号は 1 となる。 このため符号ビット 1 と絶対値 10111 よりなる 種をこの補助コードに変換して 101001 となる。

以下本発明の一家旅祭を第2回かよび第3回 に従つて静細に説明する。

第2例において AD 1 と AD 2 は第1 図と同様に加賀器を示し、IN、 OUT は第1 図と同様にそれぞれ入力体子、出力線子を示す。また、DL 1、 DL 2 A、DL 2 B は遅延回路を示す。また KEM はメモリで あり、 CMPL は褐数変換回路である。延延回路 DL 2 A と DL 2 B はその出力が入力に比べて 1 サンブリング周期 T だけ遅延す

特別昭52-109351(4)

第2図だおいて、気1図と同様あるサンブリンク時点 nTでの入力データ 201 の値を x (nT)、データ 202 の値を x (nT)、 出力データ 209 の値を y (nT) とし、そして遅延回路 DL 1、DL 2 - Aによる遅延がそれぞれ T であるから加賀器 AD1 の入出力の関係から

$$w (nT) = x (nT)$$

 $-a_{11}$ θ $(nT-T)-a_{12}$ θ (nT-2T) が かり 立 つ こ と が わ か る 、 す た 。 遅 紙 回 略 DL 1、DL 2B に よ る 遅 纸 が 同 じ く そ れ ぞ れ T で あ る か ら 加 賃 帶 AD 2 の 入 出 力 の 関 係 か ら

$$\frac{y}{2}(nT) = w(nT) + b_{11}$$

**(*T-T)+ bik **(*T-2T)
の関係が成り立つことがわかる。この式は第 1
図の説明で述べた 2 つの式と全く同一であり、
第 2 図の回路の入出力間の伝達陶数は第 1 図と

に送出する。そしてメモリMEMから駅み出された1つのデータの6ピット g_0 、 g_1 、 g_2 、 g_4 、 g_4 、 g_5 を222を介して受倒する。そしてこの g_0 ~ g_5 で扱わされる数と符号が反対で絶対数の等しい数を扱わす g_0 ~ g_5 を作成する。これは g_0 ~ g_6 の各ピットを反転し数下位ピット g_0 に 1を加賀することにより得られる。このようにして得られた g_0 ~ g_0 を 210~ 213 のいずれか定められたところに送出する。

たに第2回のメモリMBMの構成例を第3回に 示す。記憶内容は 52 の列から成り立つており、 各列はそれぞれてドレス側、データ側 1 ~ 4 の 5つの棚から成り立つている。アドレス側には 第2回のメモリ MBMの入力 221 に対応する情報 が記録される。いま、第2回のデータ 201、202、 203、 205~ 209、 210~ 215 はすべて、 行号 を含めて 6 ビットで表現されると仮定している ので各例のアドレス側のワードは符号を除いて 5 ビットから成り立つている。 第2回のデータ 210~ 215 も 6 ビットで表現しなければならな 全く同等になり、フィルタとしての関波数特性 も全く同一のものが得られる。

次に、補動労換回路 CMPL とメモリ MEMの動 .作を説明する。補砂要与回路 CMPL には 205 を 介して2の福砂コードでデータが与えられる。 いま、ピット数がNa 6であるとすれけda、da dz、ds、da、daの6ビットが203を介して与え られるが、補敷が神回路 CMPL は符号ピットde かつのとなには d1、d2、d1、d4、d1 の5ビット をそのすまメモリMBM K 221 を介して送出す る。そしてメモリMEM から卵み出された1つ のデータのピット、90、91、92、92、94、90 を そのまま出力 210~ 213 のいずれかに送出する。 きた、203 を介して与えられた do ~ do の中、 符号ピットdoが1つのときには2の補助コードで 祭わされた do ~do を祈与ブラス絶対値コードで みかされたdo'~do'に変換する。do~do の各と ットを反転し順下位ピットに 1を加算すること でdo~do!が得られる。との場合doは1となる が、 供りの di'~ds' を 221 を介して、メモリ MEM

第 5 図の場合には保むけ - a₁₁ - - 0.777、 - a₁₂ - 0.5454、 b₁₁ - - 0.707、 b₁₂ - 1 とな つている。すなわち、第 2 図のフィルタの伝達 開数性

$$H_1(Z) = \frac{Z_2 - 0.707Z + 1}{Z^2 + 0.777Z + 0.5454}$$

また、各列のデータ機にはそのアドレス機に対応した役が記憶されている。たとえば、データ機 1 には前述したところによりアドレス機のデータにーa₁₁ = (- 0.777) を乗載して結果が書程されている。たとえば、列51ではアドレス機の内容が 1111.0 (= 0.9575) であるから 0.9375 × (- 0.777) に対応する101001 (とれは従来方式の説明で例として挙げた果実と同一である) がデータ機 1 に書稿されている。

第2回のメモリMEMは入力データとして 221 が与えられるとその入力データと同一の内容を 持つアドレス機を捜索する。いま、入力データ 221 が 11110 であれば列31のアドレス機の内容

また、本出胎人は、正食の入力値に対応する 物を記憶するというディジタル・フィルタを開 発しているが、それに比べて正の入力値に対応 する様だけを記憶し、食の入力値の場合はコー ド変換により絶対値を求めてこれでアクセスし、 その結果得られた都根内容をコード変換により 最終的な物を得る方式により記憶容量が半級で まる。

したがつて、本売明によれば、従来のように 複雑な様成の乗算器を用いることなくディジタ ル・フィルタを構成でき締済的効果は大である。 感面の簡単な説明

第1図は従来のディジタル・フィルタの構成を示す図面、第2図は本発明によるディジタル・フィルタの一実施例を示す図面であり、第3図は第2図の一部構成を具体的に説明するための図面である。

AD1. AD2

加重数

CMPL

補數変換回路

DL 1 . DL 2A . DL 2B

星纸 包络

MEM

メモリ

開昭52-109351(5)


が一致することを知り、列51のデータ機 1 ~ 4 の内容を読み出し、データ機 1 ~ 4 の内容を 222 を介して補数変換回路 CMPL に送出する。

無る図ではアドレス機を散けているが、アドレス機を散けないでアクセスすることも通常のメモリのアクセス方法と同様可能である。


なお上記実施例では入力データ 205 が正の場合にはメモリの内容をそのまま使つて補数変換をしない場合について述べたが、入力データ 205 が負の場合にメモリの内容をそのまま使い、正の場合に補数変換を行なうようにすることもできる。

上記奏施例からも明らかなように本発明によるディジタル・フィルタは、単にメモリにアクセスして読み出すという方式によりフィルター機能が選成でき、しかもとれは、半導体メモリの進歩により小形経済的に構成できる。また、乗算器の領算時間に比べてメモリのアクセス時間は非常に短かく、時分割処理の多重度を向上できる。

尹 1 図



尹 3 図



		. •			
-	アドルス機	データ/観 1	データ機 2	データ 棚 3	9-9編4
<i>5</i> 4 1	00000			000000	
, 2	00001	111,013	000000	11111	000001
• 3	00010	111110	11111	111111	000010
. 4	00011	1-11-10	1 1 1 1 1	11111	000011
•			-		1
列 31	11110	101001	110110	101011	011110
<i>4 3</i> 2	1111	101000	110101	101010	0 1 1